# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-073165

(43) Date of publication of application: 16.03.1999

(51)Int.CI.

G09G 3/36

G02F 1/133

G02F 1/133 H03F 3/50

H03K 19/0175

(21)Application number: 09-233519

(71)Applicant: SONY CORP

(22)Date of filing:

29.08.1997

(72)Inventor: MAEKAWA TOSHIICHI


NAKAJIMA YOSHIHARU

# (54) SOURCE FOLLOWER CIRCUIT AND OUTPUT CIRCUIT OF LIQUID CRYSTAL DISPLAY DEVICE USING THE CIRCUIT

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a source follower circuit capable of canceling offset with high accuracy and to provide an output circuit of liquid crystal display using the circuit.

SOLUTION: This source follower circuit has an NMOS source follower transistor 11 in which the drain is connected to a power supply VCC and a current source 12 connected between the source of the transistor 11 and the ground. In this case, the offset cancel structure is formed by connecting one end of a capacitor 13 to the gate of the transistor 11, connecting a 1st analog switch 15 between the gate of the transistor 11 and a precharge power supply 14, connecting a 2nd analog switch 16 between the other end of the capacitor 13 and the



source of the transistor 11, and connecting a 3rd analog switch 17 between the other end of the capacitor 13 and Vin.

Searching PAJ Page 2 of 2

**LEGAL STATUS** 

[Date of request for examination]

17.03.2003

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3613940

[Date of registration]

12.11.2004

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

#### (11)特許出顧公開番号

### 特開平11-73165

(43)公開日 平成11年(1999)3月16日


(51) Int.Cl. <sup>6</sup>		歐別記号		FΙ					
G09G 3	3/36			G 0 9 G	3/36				
G02F	1/133	520		G 0 2 F	1/133	520			
		5 5 0				550			
H03F 3	3/50			H03F	3/50				
H03K 19	9/0175			H03K	19/00	1011	•		
			·	審査請求	未請求	請求項の数13	OL	(全 9	頁)
(21)出願番号	特	<b>顏平</b> 9- <b>23</b> 3519		(71)出顧人	0000021	85			
					ソニー#	末式会社			
(22)出顧日	平	成9年(1997)8月2	<b>9</b>		東京都品	3川区北岛川6つ	目7番	35号	
				(72)発明者	前川島	<b>\$</b> —			
					東京都區一株式会	別区北岛川6门 ⋛社内	「目7番	35号 '	ソニ
				(72)発明者					
				(12,30,37)		~… 胡川区北岳川 6 7	1日7番	35号	ソニ
					一株式会			•	-
				(74)代理人		船橋 國則			
					<del>-</del> -				

#### (54) 【発明の名称】 ソースフォロワ回路およびこれを用いた液晶表示装置の出力回路

#### (57)【要約】

【課題】 ポリシリコンTFTで構成されたソースフォロワ回路においては、Vthばらつきが大きいため、出力電位のばらつきが大きく、各コラム線を駆動する出力パッファとして用いた場合に各回路間で出力電位が大きくばらつく。

【解決手段】 ドレインが電源VCCに接続されたNMOSのソースフォロワトランジスタ11と、このトランジスタ11のソースと接地間に接続された電流源12とを有するソースフォロワ回路において、トランジスタ11のゲートにキャパシタ13の一端を接続するとともに、トランジスタ11のゲートとプリチャージ電源14の間に第1のアナログスイッチ15を、キャパシタ13の他端とトランジスタ11のソースの間に第2のアナログスイッチ16を、キャパシタ13の他端とVinの間に第3のアナログスイッチ17をそれぞれ接続し、オフセットキャンセル構造とする。



#### 【特許請求の範囲】

1

【謂求項1】 ソースフォロワトランジスタのゲートに 一端が接続されたキャバシタと、

前記ソースフォロワトランジスタのゲートとブリチャージ電源の間に接続された第1のアナログスイッチと、前記キャバシタの他端と前記ソースフォロワトランジスタのソースの間に接続され、前記第1のアナログスイッ

チと連動する第2のアナログスイッチと、

前記キャパシタの他端と信号源の間に接続され、前記第 1、第2のアナログスイッチの開閉動作に対して反転動 10 作を行う第3のアナログスイッチとを備えたことを特徴 とするソースフォロワ回路。

【請求項2】 前記ソースフォロワトランジスタはポリシリコン薄膜トランジスタであることを特徴とする請求項1記載のソースフォロワ回路。

【請求項3】 前記第1,第2のアナログスイッチはプリチャージ期間にオン状態、出力期間にオフ状態となり、前記第3のアナログスイッチはプリチャージ期間にオフ状態、出力期間にオン状態となることを特徴とする請求項1記載のソースフォロワ回路。

【請求項4】 前記ソースフォロワトランジスタのドレイン側にカスコード接続され、ゲート側が前記ソースフォロワトランジスタのゲート側に接続されたカスコード接続トランジスタを有することを特徴とする請求項1記載のソースフォロワ回路。

【請求項5】 前記カスコード接続トランジスタのゲートにソースが、前記ソースフォロワトランジスタのゲートにゲートがそれぞれ接続された前記カスコード接続トランジスタと逆導電型のトランジスタを有することを特徴とする請求項4記載のソースフォロワ回路。

【請求項6】 前記カスコード接続トランジスタはデブレッション型のトランジスタであることを特徴とする請求項4記載のソースフォロワ回路。

【請求項7】 前記ソースフォロワトランジスタのゲートと前記カスコード接続トランジスタのゲートの間に接続されたキャバシタと、

前記カスコード接続トランジスタのゲートと所定の電源の間に接続され、前記第1、第2のアナログスイッチと連助する第4のアナログスイッチとを有することを特徴とする請求項4記載のソースフォロワ回路。

【請求項8】 液晶表示装置の出力回路において、各コラム線を駆動する複数の出力バッファの各々は、

ソースフォロワトランジスタのゲートに一端が接続されたキャパシタと、前記ソースフォロワトランジスタのゲートとブリチャージ電源の間に接続された第1のアナログスイッチと、前記キャパシタの他端と前記ソースフォロワトランジスタのソースの間に接続され、前記第1のアナログスイッチと連動する第2のアナログスイッチと、前記キャパシタの他端と信号源の間に接続され、前記第1、第2のアナログスイッチの問題動作に対して同

転動作を行う第3のアナログスイッチとを備えたソース フォロワ回路からなることを特徴とする液晶表示装置の 出力回路。

【請求項9】 前記液晶表示装置は前記出力回路の前段に、上位ピット側が基準電圧選択型、下位ピット側がスイッチドキャパシタアレイ型のDAコンパータを有し、前記ソースフォロワ回路は前記スイッチドキャパシタアレイ型のキャパシタを前記キャパシタに兼用したことを特徴とする請求項8記載の液晶表示装置の出力回路。

【請求項10】 前記ソースフォロワ回路は、前記ソースフォロワトランジスタのドレイン側にカスコード接続され、ゲート側が前記ソースフォロワトランジスタのゲート側に接続されたカスコード接続トランジスタを有することを特徴とする請求項8記載の液晶表示装置の出力回路。

【請求項11】 前記液晶表示装置は前記出力回路の前段に、上位ビット側が基準電圧選択型、下位ビット側が スイッチドキャパシタアレイ型のDAコンパータを有し、

20 前記ソースフォロワ回路は前記スイッチドキャパシタアレイ型のキャパシタを前記キャパシタに兼用したことを特徴とする請求項10記載の液晶表示装置の出力回路。 【請求項12】 前記ソースフォロワ回路は、前記ソースフォロワトランジスタのゲートと前記カスコード接続トランジスタのゲートと所定の電源のアナログスイッチと連動するキャパシタと、前記カスコード接続トランジスタのゲートと所定の電源の間に接続された第4のアナログスイッチとを有するこ

【請求項13】 前記液晶表示装置は前記出力回路の前段に、上位ビット側が基準電圧選択型、下位ビット側が スイッチドキャバシタアレイ型のDAコンバータを有し、

とを特徴とする請求項10記載の液晶表示装置の出力回

前記ソースフォロワ回路は前記スイッチドキャパシタアレイ型のキャパシタを前記キャパシタに兼用したことを特徴とする請求項12記載の液晶表示装置の出力回路。 【発明の詳細な説明】

[0001]

30 路。

40 【発明の属する技術分野】本発明は、ソースフォロワ回路およびこれを用いた液晶表示装置の出力回路に関し、特にポリシリコン薄膜トランジスタ(以下、ポリシリコンTFT(thin film transistor)と称する)で構成されたソースフォロワ回路およびこれを出力バッファとして用いた液晶表示装置の出力回路に関する。

[0002]

ロワトランジスタのソースの間に接続され、前記第1の 【従来の技術】液晶表示装置(LCD)において、各コアナログスイッチと連動する第2のアナログスイッチ ラム線容量を充電するための出力バッファは、一般的と、前記キャパシタの他端と信号源の間に接続され、前 に、オペアンプ(演算増幅器)を用いたボルテージフォ記第1、第2のアナログスイッチの開閉動作に対して反 50 ロワ回路によって構成されている。ところが、液晶パネ

ルとその駆動部をポリシリコンで―体的に形成すること を考えた場合、オペアンプは回路が複雑で、しかもポリ シリコンTFTは特性がばらつくとともに、閾値電圧V thが大きいため、ボルテージフォロワ回路をポリシリ コンで構成することが難しく、したがって液晶パネルと その駆動部をポリシリコンで一体的に形成することも困 難となる。

#### [0003]

【発明が解決しようとする課題】そこで、回路構成の簡 単なソースフォロワ回路を用いて出力バッファを構成す ることが考えられる。ポリシリコンTFTで構成された 単純なソースフォロワ回路の回路構成を図11に示す。 同図において、ソースフォロワトランジスタ101のド レインが電源VCCに接続され、そのゲートが入力端と なる。そして、ソースフォロワトランジスタ101のソ ースが出力端となり、そのソースとグランドの間には電 流源102が接続されている。

【0004】かかる構成のソースフォロワ回路において は、その入出力間にソースフォロワトランジスタ101 生する。このオフセット電位Vgsは、トランジスタの 閾値電圧Vthや移動度μなどの関数であることから、 トランジスタの特性ばらつきによって出力電圧Vout がばらつくことになる。すなわち、出力電圧Vout

Vout=Vin-Vgs となる。

【0005】一般に、ソースフォロワ回路のオフセット 電位Vgsは次式で表される。

 $Vgs=Vth+\sqrt{(Iref/k)}$ 

但し、k=0.  $5 \times \mu \times C \circ x \times \mathbb{W} / L$ である。 C C で、Irefは電流源102の電流、kは定数、Co x、W、Lはそれぞれトランジスタの酸化膜容量、ゲー ト長、ゲート幅である。

【0006】以上の説明から明らかなように、ポリシリ コンTFTで構成されたソースフォロワ回路において も、トランジスタのVthばらつきが大きいため、出力 電位のばらつきが大きく、各コラム線容量を充電する出 カバッファとして用いた場合に各回路間で出力電位が大 きくばらつくことになる。したがって、ポリシリコンに 40 よる液晶パネルとその駆動部との一体的形成を考えた場 合に、現状の構成のソースフォロワ回路をそのまま出力 バッファとして用いることは困難である。

【0007】本発明は、上記課題に鑑みてなされたもの であり、その目的とするところは、オフセットキャンセ ルを髙精度に行い得るソースフォロワ回路およびこれを 用いた液晶表示装置の出力回路を提供することにある。 [0008]

【課題を解決するための手段】本発明によるソースフォ ロワ回路は、ソースフォロワトランジスタのゲートに一 50 【0013】ここで、第1のアナログスイッチ15と第

端が接続されたキャパシタと、ソースフォロワトランジ スタのゲートとプリチャージ電源の間に接続された第1 のアナログスイッチと、キャパシタの他端とソースフォ ロワトランジスタのソースの間に接続され、第1のアナ ログスイッチと連動する第2のアナログスイッチと、キ ャパシタの他端と信号源の間に接続され、第1,第2の アナログスイッチの開閉動作に対して反転動作を行う第 3のアナログスイッチとを備えた構成となっている。 【0009】上記構成のソースフォロワ回路において、

プリチャージ期間では、第1、第2のアナログスイッチ がオン (閉)、第3のアナログスイッチがオフ (開)と なることで、ソースフォロワトランジスタのゲートに対 して、プリチャージ電源から第1のアナログスイッチを 介して特定のプリチャージ電圧が印加される。このと き、ソースフォロワトランジスタのゲートとソースの間 に接続されたキャパシタには、オフセット分Vos(= Vgs)に対応した電荷が蓄積される。その後、出力期 間では、第1、第2のアナログスイッチがオフ、第3の アナログスイッチがオンとなることで、キャパシタの他 のゲート・ソース電圧Vgsに相当するオフセットが発 20 端側が信号源側に再接続され、ソースフォロワトランジ スタのゲートがプリチャージ電源から切り離される。こ のとき、ソースフォロワトランジスタのゲート電位は、 Vin+Vosとなる。その結果、Vgsに相当するオ フセットVos′が発生したとしても、Vos′=Vg sであることからオフセットキャンセルが行われる。

【0010】また、本発明による液晶表示装置の出力回 路は、各コラム線を駆動する出力バッファとして上記構 成のソースフォロワ回路を用いる。このソースフォロワ 回路の場合、ポリシリコンTFTのような閾値電圧Vt 30 hが大きく、かつばらつきの大きなトランジスタで回路 を作成しても、オフセットキャンセルを高精度に行える ととから、複数個並列に並べた場合であっても、各回路 間の出力電位のばらつきを十分低減できる。

#### [0011]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照しつつ詳細に説明する。

【0012】図1は、本発明の第1実施形態を示す回路 図である。この第 1 実施形態では、ドレインが電源VC Cに接続されたNMOSのソースフォロワトランジスタ 11と、このソースフォロワトランジスタ11のソース と接地間に接続された電流源12とを有するソースフォ ロワ回路において、ソースフォロワトランジスタ11の ゲートにキャバシタ13の一端が接続されるとともに、 ソースフォロワトランジスタ11のゲートとプリチャー ジ電源14の間に第1のアナログスイッチ15が、キャ パシタ13の他端とソースフォロワトランジスタ11の ソースの間に第2のアナログスイッチ16が、キャパシ タ13の他端と信号源 (Vin)の間に第3のアナログ スイッチ17がそれぞれ接続された構成となっている。

20

2のアナログスイッチ16は連動する。すなわち、同じ 期間にオン(閉)/オフ(開)状態となる。また、第3 のアナログスイッチ17は、第1、第2のアナログスイ ッチ15.16の開閉動作に対して反転動作を行う。す なわち、第1、第2のアナログスイッチ15、16がオ ン状態のときオフ状態となり、第1. 第2のアナログス イッチ15、16がオフ状態のときオン状態となる。 【0014】続いて、上記構成の第1実施形態に係るソ ースフォロワ回路の回路動作について、図2のタイミン グチャートを用いて説明する。

【0015】先ず、準備期間(プリチャージ期間)T1 において、第1, 第2のアナログスイッチ15, 16を オン状態、第3のアナログスイッチ17をオフ状態にす る。これにより、ソースフォロワトランジスタ11のゲ ートに対して、プリチャージ電源14から第1のアナロ グスイッチ15を介して特定のプリチャージ電圧Vpr eが印加される。このとき、ソースフォロワトランジス タ11のゲートとソースの間に接続されたキャパシタ1 3には、オフセット分Vos(=Vgs)に対応した電 荷が蓄積される。

【0016】その後、出力期間T2では、第1, 第2の アナログスイッチ15,16をオフ状態、第3のアナロ グスイッチ17をオン状態にする。これにより、キャパ シタ13の他端側 (ソースフォロワトランジスタ11の ソース側)が入力信号Vin側(信号源側)に再接続さ れ、ソースフォロワトランジスタ11のゲートがプリチ ャージ電源14から切り離される。このとき、ソースフ \*ロワトランジスタ11のゲート電位は、Vin+Vo sとなる。

【0017】その結果、ソースフォロワトランジスタ1 1のゲート・ソース電圧Vgsに相当するオフセットV os'が発生したとしても、Vos'=Vosであると とからオフセットキャンセルが行われ(即ち、Vos-Vos′)、出力期間T2における出力電位Vout は、入力電位Vinとほぼ同じ電位となる。また、この ことは、トランジスタ特性のばらつきに対する出力電位 変動を低減できることと等価となる。

【0018】しかも、キャパシタ13に対するプリチャ ージを、信号源ではなく独立のプリチャージ電源14で 行えるので、信号源の出力インピーダンスを極めて小さ くする必要がない。これに伴うメリットは、本ソースフ ォロワ回路を液晶表示装置の水平ドライバ内の基準電圧 選択型DAコンバータの出力回路として用いる場合に極 めて大きい。すなわち、基準電圧線の線幅を小さくでき るので、回路全体の小面積化が可能となる。

【0019】上述した回路動作に伴う効果は、ソースフ ォロワ回路をポリシリコンTFTで構成したときに特に 有効となる。その理由は、以下の通りである。すなわ ち、ポリシリコンTFTは基板電位を持たないため、基 板バイアス効果がない。そのため、入力電圧(ソースフ 50 して設けられ、かつ一端がソースフォロワトランジスタ

ォロワトランジスタ11の入力電位)が変化し、出力電 圧 (ソースフォロワトランジスタ11のソース電位) が 変化した場合でも、関値電圧Vthの変化が起こらず、 オフセットキャンセル動作が精度良く行われる。また、 基板電位がないため、第1のアナログスイッチ15の一 端側(ソースフォロワトランジスタ11のベース側)の 寄生容量が小さくなり、トランジスタ11のベース電位 が変化した場合でも、キャパシタ13に蓄積されたオフ セット電荷が逃げにくい。

6

【0020】このポリシリコンTFTで構成したソース フォロワ回路は、例えば、液晶表示装置における各コラ ム線容量を充電するための出力バッファとして用いられ る。特に、液晶パネルとその駆動部をポリシリコンで一 体的に形成する場合における出力バッファとして用いる と、非常に有用なものとなる。

【0021】図3は、本発明が適用される液晶表示装置 の一例を示す概略構成図である。図3において、液晶セ ル(画素)21がマトリクス状に2次元配置されること によって液晶パネル22が構成され、この液晶パネル2 2の周辺には行選択を行うための垂直(ロウ)ドライバ 23 および列選択を行うための水平(コラム)ドライバ 24が設けられている。そして、液晶パネル22とその 周辺回路、即ち垂直ドライバ23および水平ドライバ2 4などがポリシリコンによって一体的に形成される。

【0022】図4に、水平ドライバ24の構成の一例を 示す。この水平ドライバ24は、コラム線の本数nに相 当する段数のシフトレジスタ25と、このシフトレジス **タ25から順次出力されるサンプリングパルスに同期し** てデータバスライン上のデータをサンプリングするサン 30 プリング回路26と、そのサンプリングデータを1水平 期間の間保持するラッチ回路27と、そのラッチデータ をアナログ信号に変換するDAコンバータ28と、各コ ラム線を駆動するn個の出力バッファ29-1~29-nか らなる出力回路30とから構成されている。この水平ド ライバ24において、出力バッファ29-1~29-nとし て、本発明に係るソースフォロワ回路が用いられる。

【0023】図5は、第1実施形態に係るソースフォロ ワ回路を出力バッファに適用した応用例を示す回路図で ある。なお、図1と同等部分には同一符号を付して示し てある。この応用例では、出力回路30の前段に設けら れたDAコンパータ28が、上位3ピットb0~b2に 対して基準電圧選択型DAコンバータ31を、下位3ビ ットb3~b5に対してスイッチドキャパシタアレイ型 DAコンバータ32をそれぞれ用いた構成の場合におい て、スイッチドキャパシタアレイ型DAコンパータ32 のキャパシタを、第1実施形態に係るソースフォロワ回 路のオフセット蓄積用のキャパシタ13に兼用した構成 を採っている。

【0024】すなわち、下位3ピットb3~b5に対応

11のゲートに共通に接続された4個のキャパシタ33、34、35、36の合成容量がオフセット蓄積用のキャパシタ13に対応する。ここで、4個のキャパシタ33、34、35、36の容量比は、4Co:2Co:Co:Coとなるように設定される。また、キャパシタ33~36の各他端とソースフォロワトランジスタ11のソースの間に接続された4個のアナログスイッチ41~44が第2のアナログスイッチ16に、キャパシタ33~36の各他端と信号源の間に接続された4個のアナログスイッチ37~40が第3のアナログスイッチ17にそれぞれ対応する。アナログスイッチ15、41~44などは、プリチャージパルス制御回路45によって開閉制御される。

【0025】上述したように、下位3ビットb3~b5側をスイッチドキャパシタアレイ型とした構成のDAコンバータ28を具備する液晶表示装置の水平ドライバ24において、出力バッファ29-1~29-nとして第1実施形態に係るソースフォロワ回路を用いることにより、オフセット蓄積用のキャパシタ13とスイッチドキャパシタアレイ型DAコンバータ32のキャパシタを兼用で20きるので、図11に示すような単純なソースフォロワ回路に対して新たに追加する回路素子が少なくて済み、効率が良い。

【0026】図6は、本発明の第2実施形態を示す回路 図である。この第2実施形態では、第1実施形態と同様 に、NMOSのソースフォロワトランジスタ51のゲー トにキャパシタ53の一端が接続されるとともに、ソー スフォロワトランジスタ51のゲートとプリチャージ電 源54の間に第1のアナログスイッチ55が、キャパシ タ53の他端とソースフォロワトランジスタ51のソー スの間に第2のアナログスイッチ56が、キャパシタ5 3の他端と信号源(Vin)の間に第3のアナログスイ ッチ57がそれぞれ接続された構成に加え、ソースフォ ロワトランジスタ51のドレイン側にNMOSのトラン ジスタ58がカスコード接続され、さらにソースフォロ ワトランジスタ51のゲートにゲートが、カスコード接 続トランジスタ58のゲートにソースがそれぞれ接続さ れたPMOSのソースフォロワトランジスタ59が設け られ、カスコード接続トランジスタ5 8 およびソースフ ォロワトランジスタ59のゲート・ソース共通接続点と 電源VCC間に電流源60が接続された構成となってい る。

【0027】上記構成の第2実施形態に係るソースフォロワ回路においても、第1実施形態に係るソースフォロワ回路の回路動作の場合と同様に、第1,第2のアナログスイッチ55,56は準備期間(プリチャージ期間)にオン(閉)状態、出力期間にオフ(開)状態となり、第3のアナログスイッチ57は準備期間にオフ状態、出力期間にオン状態となる。

【0028】ところで、ソースフォロワトランジスタ5

1のドレイン側にカスコード接続されたNMOSのトラ ンジスタ58を持たない第1実施形態の構成の場合に は、準備期間と出力期間におけるソースフォロワトラン ジスタ51の動作点(特に、ゲート・ドレイン電圧Vg d) が異なってしまうため、MOSトランジスタのV d s(ドレイン・ソース電圧)-lds(ドレイン・ソー ス電流)の特性に起因して、準備期間(プリチャージ期 間)のゲート・ソース電圧Vgs1と出力期間のゲート - ソース電圧Vgs2が完全に一致しないことがあり、 Vos-Vos′分のオフセットが残ることがある。 【0029】ところが、この第2実施形態においては、 ソースフォロワトランジスタ51のドレイン側にNMO Sのトランジスタ58をカスコード接続するとともに、 ソースフォロワトランジスタ5 1 のゲートとカスコード 接続トランジスタ58のゲートの間にPMOSのソース フォロワトランジスタ59を接続したことで、ソースフ ォロワトランジスタ5 1 のゲート・ドレイン電圧Vgd を、プリチャージ期間においても、任意の信号を出力す る出力期間においても、ほぼ一定に保つととができる。 【0030】とれは、ソースフォロワトランジスタ51 のドレイン電圧をVd、ゲート電圧をVg、カスコード 接続トランジスタ58のゲート - ソース電圧をVgs5 8、ソースフォロワトランジスタ59のゲート・ソース 電圧をVgs59とすると、

V d = V g + V g s 59 - V g s 58

と表され、ソースフォロワトランジスタ5 1のドレイン 電圧 V d がそのゲート電圧 V g に応じて変化するからで ある。

[0031] 第1実施形態の回路構成に比べると、ソースフォロワトランジスタ51のドレイン電圧変動は、およそカスコード接続トランジスタ58のソース接地電圧ゲイン分の1にできる。したがって、ソースフォロワトランジスタ51の動作点変動による入出力オフセット変動は減少する。その結果、トランジスタ特性のばらつきに対する出力電位のばらつきをより低減できることになる

【0032】なお、第2実施形態に係るソースフォロワ 回路の回路動作については、図2のタイミングチャート に基づく第1実施形態に係るソースフォロワ回路の回路 動作の場合と同じである。また、上述した回路構成に伴う効果は、ソースフォロワ回路をポリシリコンTFTで 構成したときに特に有効となる。その理由は、第1実施 形態の説明で述べた理由と同じである。

【0033】図7は、第2実施形態の変形例を示す回路図であり、図中、図6と同等部分には同一符号を付して示してある。この変形例においては、ソースフォロワトランジスタ51のドレイン側にカスコード接続したトランジスタ58として、デブレッション型のトランジスタ58′を用いた構成を採っている。

【0034】デプレッション型のトランジスタは負の閾

値電圧Vthを持つことから、ソースフォロワトランジスタ51のゲートとドレイン間に接続するソースフォロワが1段だけの構成であっても、ソースフォロワトランジスタ51のドレイン電圧Vdをそのゲート電圧Vgに追従させることができる。この回路構成によれば、第2実施形態の回路構成におけるソースフォロワトランジスタ59を省略できるため、その分だけ回路面積を小さくできる利点がある。

【0035】図8は、第2実施形態に係るソースフォロワ回路を液晶表示装置の水平ドライバにおける出力バッ 10ファに適用した応用例を示す回路図である。なお、図6と同等部分には同一符号を付して示してある。この応用例では、第1実施形態に係る応用例の場合と同様に、前段のDAコンバータ28が、上位3ビットb0~b2に対して基準電圧選択型DAコンバータ31を、下位3ビットb3~b5に対してスイッチドキャパシタアレイ型DAコンバータ32をそれぞれ用いた構成の場合において、スイッチドキャパシタアレイ型DAコンバータ32のキャパシタを、第2実施形態に係るソースフォロワ回路のオフセット蓄積用のキャパシタ53に兼用した構成 20を採っている。この構成に伴う効果は、第1実施形態に係る応用例の場合と同じである。

【0036】図9は、本発明の第3実施形態を示す回路 図である。この第3実施形態では、第1実施形態と同様 に、NMOSのソースフォロワトランジスタ61のゲー トにキャパシタ63の一端が接続されるとともに、ソー スフォロワトランジスタ6 1のゲートとプリチャージ電 源64の間に第1のアナログスイッチ65が、キャパシ タ63の他端とソースフォロワトランジスタ61のソー スの間に第2のアナログスイッチ66が、キャパシタ6 3の他端と信号源(Vin)の間に第3のアナログスイ ッチ67がそれぞれ接続された構成に加え、ソースフォ ロワトランジスタ61のドレイン側にNMOSのトラン ジスタ68がカスコード接続されるとともに、ソースフ ォロワトランジスタ61のゲートとカスコード接続トラ ンジスタ68のゲートの間にキャパシタ69が接続さ れ、さらにカスコード接続トランジスタ68のゲートと ある特定の電圧値V c の電源70の間に第4のアナログ スイッチ71が接続された構成となっている。

【0037】上記構成の第3実施形態に係るソースフォロワ回路においても、第1実施形態に係るソースフォロワ回路の回路動作の場合と同様に、第1. 第2のアナログスイッチ65,66は準備期間(ブリチャージ期間)にオン(閉)状態、出力期間にオフ(開)状態となり、第3のアナログスイッチ67は準備期間にオフ状態、出力期間にオン状態となる。また、第4のアナログスイッチ71は、第1,第2のアナログスイッチ65,66に連動し、準備期間にオン状態、出力期間にオフ状態となる。

【0038】電源70の電圧値Vcは、ソースフォロワ 50

10
トランジスタ6 1のプリチャージ電圧Vpreの電圧値に対してある量だけシフトとした値に設定する。そのシフト量は、ソースフォロワトランジスタ6 1 とカスコード接続トランジスタ6 8 の飽和条件から求められるものである。なお、電源70の電圧値Vcの代わりに、ソースフォロワトランジスタ6 1 のゲート電位を入力としたソースフォロワを用いることも可能である。

【0039】上記の構成において、第1、第2のアナログスイッチ65、66と第3のアナログスイッチ67とを反転動作によって開閉制御し、プリチャージ期間にソースフォロワトランジスタ61の入力(ゲート)と出力(ソース)にキャパシタ63を接続して当該トランジスタ61のゲート・ソース電圧Vgsに相当する電荷を蓄積し、出力期間においてこのキャパシタ63のソース側を入力に再接続して入出力間の電圧差をキャンセルするための回路動作は、図2のタイミングチャートに基づく第1実施形態の回路動作の場合と同じである。

【0040】以上の回路動作に加え、本実施形態においては、プリチャージ期間に第4のアナログスイッチ71をオン状態にすることにより、カスコード接続トランジスタ68のゲートを電圧値Vcにプリチャージする。そして、出力期間において第4のアナログスイッチ71をオフ状態にすることにより、カスコード接続トランジスタ68のゲートを電源70から切り離す。

【0041】との第4のアナログスイッチ71のオン/オフ動作に伴う回路動作により、カスコード接続トランジスタ68のゲート電位を、電源電圧VCCよりも高く設定することができるため、第1、第2実施形態の回路構成の場合に比べて、ソースフォロワトランジスタ61のドレイン電圧が高くなる。これにより、ソースフォロワトランジスタ61として、ポリシリコンTFTなどの関値電圧Vthが高くかつばらつきが大きいトランジスタを用いてソースフォロワ回路を構成したとしても、結果として、当該トランジスタ61のドレイン電圧範囲が広がることになるため、出力のダイナミックレンジを拡大できる。

【0042】なお、ソースフォロワトランジスタ61のゲート・ドレイン電圧Vg dについては、第2実施形態に係る回路構成の場合と同様に、プリチャージ期間においても出力期間においてもほぼ一定に保てることから、精度の良いオフセットキャンセルを行うことができるので、トランジスタ特性のばらつきに対する出力電位のばらつきをより低減できる。また、上述した回路構成に伴う効果は、ソースフォロワ回路をポリシリコンTFTで構成したときに特に有効となる。その理由は、第1実施形態の説明で述べた理由と同じである。

【0043】図10は、第3実施形態に係るソースフォロワ回路を液晶表示装置の水平ドライバにおける出力バッファに適用した応用例を示す回路図である。なお、図9と同等部分には同一符号を付して示してある。この応

11

用例では、第1.第2実施形態に係る応用例の場合と同様に、前段のDAコンパータ28が、上位3ビットb0~b2に対して基準電圧選択型DAコンパータ31を、下位3ビットb3~b5に対してスイッチドキャパシタアレイ型DAコンパータ32をそれぞれ用いた構成の場合において、スイッチドキャパシタアレイ型DAコンパータ32のキャパシタを、第3実施形態に係るソースフォロワ回路のオフセット蓄積用のキャパシタ63に兼用した構成を採っている。この構成に伴う効果は、第1実施形態に係る応用例の場合と同じである。

【0044】なお、上記第1~第3実施形態においては、ソースフォロワトランジスタとしてNMOSトランジスタを用いたNMOSソースフォロワ回路に適用した場合について説明したが、その反転形であるPMOSソースフォロワ回路にも同様に適用可能である。

#### [0045]

【発明の効果】以上説明したように、本発明によれば、ソースフォロワトランジスタのゲートにキャバシタの一端を接続するとともに、ソースフォロワトランジスタのゲートとブリチャージ電源の間に第1のアナログスイッ 20 チを、キャバシタの他端とソースフォロワトランジスタのソースの間に第2のアナログスイッチを、キャバシタの他端と信号源の間に第3のアナログスイッチをそれぞれ接続し、プリチャージ動作を行わせる構成としたことにより、オフセットキャンセルを高精度に行うことができる。

【0046】また、液晶表示装置の出力回路において、各コラム線を駆動する出力バッファとして本発明によるソースフォロワ回路を用いることにより、ポリシリコンTFTのような関値電圧Vthが大きく、かつばらつき 30の大きなトランジスタで回路を作成しても、オフセットキャンセルを高精度に行えることから、複数個並列に並べた場合であっても、各回路間の出力電位のばらつきを十分低減できる。したがって、液晶パネルとその駆動部\*

\* をポリシリコンで一体的に形成する際の出力パッファと して用いて特に有用なものとなる。

#### 【図面の簡単な説明】

【図1】本発明の第1実施形態を示す回路図である。

【図2】動作説明のためのタイミングチャートである。

【図3】本発明が適用される液晶表示装置の一例を示す 概略構成図である。

【図4】水平ドライバの構成の一例を示すブロック図である。

10 【図5】第1実施形態に係るソースフォロワ回路を液晶 表示装置の水平ドライバにおける出力バッファに適用し た応用例を示す回路図である。

【図6】本発明の第2実施形態を示す回路図である。

【図7】第2実施形態の変形例を示す回路図である。

【図8】第2実施形態に係るソースフォロワ回路を液晶表示装置の水平ドライバにおける出力バッファに適用した応用例を示す回路図である。

【図9】本発明の第3実施形態を示す回路図である。


【図10】第3実施形態に係るソースフォロワ回路を液 0 晶表示装置の水平ドライバにおける出力バッファに適用 した応用例を示す回路図である。

【図11】従来例を示す回路図である。


#### 【符号の説明】


11,51,61…ソースフォロワトランジスタ、13,53,63,69…キャバシタ、14,54,64 …ブリチャージ電源、15,55,65…第1のアナログスイッチ、16,56,66…第3のアナログスイッチ、17,57,67…第2のアナログスイッチ、21…液晶セル、22…液晶パネル、23…垂直ドライバ、24…水平ドライバ、28…DAコンバータ、29-1~29-n…出力バッファ、30…出力回路、31…基準電圧選択型DAコンバータ、32…スイッチドキャバシタアレイ型DAコンバータ、71…第4のアナログスイッチ


【図1】





[図2]












【図11】



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

į

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потигр.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.